⑩日本国特許庁(JP)

⑩ 特許出願公開

⑩公開特許公報(A)

昭60-135777

MInt Ci.4

識別記号

庁内黎理番号

母公開 昭和60年(1985) 7月19日

G 01 R 31/28

6740-2G

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称

制御装置の試験方式

②特 願 昭58-246727

❷出 № 昭58(1983)12月24日 -

伊発 明 者

孝

日野市旭が丘3丁目5番地1 フアナック株式会社内

79発 明 者 切出 顧 人

木 下

次朗 日野市旭が丘3丁目5番地1 ファナック株式会社内

フアナツク株式会社

日野市旭が丘3丁目5番地1

砂代 理 人 弁理士 玉島 久五郎

外2名

1. 発明の名称 制御装置の試験方式 :・.

25. 特性機束の範囲 ハー (さまり 19 1.35) ホ

バックパネルに複数枚のブリンド板を実験する! ことにより構成された制御装置に於いて、前記各 プリント板それぞれにはプリント板の種別を示す。 認識番号を発生する認識番号発生手段を投け、前 記パックパネルに前配各プリント板の実装位置に 対応した実装位置番号を発生が過渡装位置番号発 生手段を設け、且つ試験時に前配認識番号発生手 段からの認識番号と前記実数位置番号発生手段か らの実装位置番号とを挑取る処理装置を設け、前 記処理装置は試験時、読取った前記認識番号と実 装位置番号とを対応させて少 モルに記憶させるこ とを特徴とする制御装置の試験方式。

3. 発明の静和な説明 こかき ...

発明の技術分野

本発明は複数のプリント概念パックパネルに実 袋することにより構成された制御装置の状験方式 に関し、更に詳細にはバックアネルの所定位置に、 、所定のプリント板が実装されているか否かを容易 に確認することができる類御装置の試験方式に関 するものである。

" ... 從來技術と問題点

数値制御装置、做い製御装置等の制御装置は一 般に多数の電子部品を搭載したプリント板を複数 枚パックパネルに実装するごとにより構成されて いる。ところで、このような制御装置に於いては 製品出荷時載いは障害が発生してブリント板を交 換した場合等にパックパネルの所定位置に所定の プリント版が実装されているか否かを確認する必 要がある。従来はこのような場合、試験者が仕様 音等に基づいて検査していた為、手数がかかる欠 点があると共に誤りが生じやすい欠点があった。

発明の目的

本発明は前述の知き欠点を改善したものであり、 リント版が実験されているか否かを容易に試験で きるようにすることにある。以下、実施例につい て辞報に鋭明する。

177 - 188

発明の実施例

第1図は本発明の実施例のブロック練図であり、 1はパックパネル、2,3-1~3-Nはブリント板、 4はマイクロプロセッサ、5はメモリ、6,7は ドライバ、8はレシーパ、9はアドレスパス、10 はデータパス、11-1~11-Rはアドレスデコーダ、 12-1~12-Nは認識番号発生手段、13-1~13-N、14-1 ~14-Nはドライバ、15-1~15-Nは実験位置番号発 生回路である。前、データパス10は8ビット構成 のものであるとする。

各プリント板 3-1~3-Nにはそれぞれ異なるアドレスが割当てられており、各プリント板 3-1~3-Nに結構されているアドレスデコーダ11-1~11-Nはそれぞれマイクロプロセッサ 4 からアドレスパス 9 にアドレス A1~A用が送出された時、その出力信号 = 1~a Nを 「1 とするものである。また、認識番号発生手段 12-1~12-Nはそれぞれ名プリント板 3-1~3-Nの種別を示す認識番号を発生するものであり、例えば認識番号発生手段 12-1は認識番号として 0 、 1 ・ 1 を出力するものである。また、実装位置番号発生回路 15-1

第2図は試験時のマイクロプロセッサ4の処理 内容の一例を示すフローチャートであり、以下第 2図を参照して第1図の動作を説明する。

試験時、試験者は例えばキーボード (図示せず) 等により試験の開始を指示する。これにより、第 2 図に示すプログラムが起動され、マイクロプロ

次いで、マイクロブロセッサ4はI=Nとなったか否かを判断する(ステップS5)。即ち、ステップS5に於いてはパックパネル1に搭載された全てのプリント板について試験が終了したか否かを判断するものである。ステップS5の判断結果がYBSの場合は、マイクロブロセッサ4はステ

ップS4でメモリ5に記憶させた内容を表示装置 (図示せず) に表示させ (ステップS6)、この後をの処理を終了する。また、ステップS5の判断結果がNOの場合は、マイクロプロセッチ4は1を+1し (ステップS1の処理に戻る。これにより、アドレスパス9にアドレスパス 42が出力ざれ、前述したと同様な処理が 録返し行なわれる。

同、前述した実施例に於いては説明しなかったが、メモリ5に予め実施位置番号とな実験位置番号とな実験位置番号とな実験位置を対象をです。これをでリントの認番号とを対象でが認識番号。実験位置をした、ための場合、バックパネレいないとしてある。また、近しいが実験されていないという。また、近しいは、記録番号を生回路、実践位置等発生回路で表現しておき、ステップS3

で認識番号、実装位便番号を挽取った際、両者が 不一致であれば所定の実装位置に所定のプリント 板が実装されていないと判断してアラームを発生 するようにすることも可能である。

発明の効果

以上説明したように、本発明は各プリント板にその種別を示す認識番号を発生させる認識番号発生手段(実施例に於いては認識番号発生回路12-1~12-N)を設け、バックパネルにプリント板の実装位置に対応した実装位置番号を発生する実装位置番号発生手段(実施例に於いては実装位置番号発生手段15-1~15-N)を設けたものであるから、バックパネルの所定位置に所定のプリント板が実装されているか否かを容易に、且つ確実に試験することができる利点ある。

4. 図面の簡単な説明

第1図は木発明の実施例のブロック練図、第2 図はマイクロブロセッサの処理内容を示すフロー チャートである。

1はパックパネル、2、8-1 ~3-N はプリント

版、4 はマイクロプロセッサ、5 はメモリ、6,7 はドライバ、8 はレシーバ、9 はアドレスパス、10 はデータパス、11-1~11-Nはアドレスデコーダ、12-1~12-Nは超齢番号発生手段、13-1~13-N、14-1~14-Nはドライバ、15-1~15-Nは実装位置番号発生回路である。

特許出願人 ファナック株式会社 代理人弁理士玉森久五郎 (外2名)



